π型スイッチドキャパシタ回路などのスイッチング回路では、2つのスイッチを交互に動作させるために非重複クロック（Non-Overlapping Clock）が必要になります。これはΦ1とΦ2が同時にONになることで発生する貫通電流やチャージ共有などの問題を防ぐためです。
非重複クロックを生成する方法として、インバータによる反転信号を利用し、遅延素子によってデッドタイムを作る方法があります。しかし、単純なインバータ多段接続による遅延生成には注意点があります。この記事では、非重複クロック生成の基本的な考え方と、インバータ遅延を利用する場合の設計ポイントについて解説します。
非重複クロック（Φ1・Φ2）が必要な理由
スイッチドキャパシタ回路では、クロックΦ1とΦ2によってMOSスイッチを制御し、コンデンサへの充放電タイミングを切り替えます。
理想的にはΦ1がOFFになった後にΦ2がONになり、その逆も同様に行われる必要があります。しかし、2つのクロックが一瞬でも同時にHighになると、スイッチが同時導通してしまい、電源間の短絡や正確な電荷転送の妨げになる可能性があります。
そのため、Φ1とΦ2の間には両方ともOFFになる時間、つまりデッドタイムを設ける設計が一般的です。
インバータ反転だけでは非重複クロックにならない理由
1つのクロック信号をインバータで反転すれば、理論上はΦ1とΦ2を作ることができます。しかし、実際の回路ではインバータには遅延時間があります。
例えば、元クロックをΦ1、インバータ出力をΦ2とした場合、Φ1がLowからHighへ変化するとき、Φ2はインバータ遅延後にHighからLowへ変化します。この遅延によって一瞬だけ両方Highになる時間が発生する可能性があります。
つまり、単純な反転クロックでは非重複性を保証できず、意図しない重なり時間が発生する場合があります。
インバータ多段接続による遅延生成は可能か
インバータを複数段接続することで遅延を作る方法は、半導体回路で一般的に使われる手法の一つです。インバータ1段あたりには伝搬遅延が存在するため、段数を増やせば遅延時間を増加させることができます。
例えば、3段や5段など奇数段のインバータを接続すると論理反転を維持したまま遅延した信号を得られます。一方、偶数段では元の論理状態に戻るため、遅延線として利用する場合は段数に注意が必要です。
ただし、インバータ遅延は電源電圧、負荷容量、プロセスばらつき、温度によって変化します。そのため、正確なデッドタイムを必要とするクロック生成では単純なインバータ遅延だけでは十分でない場合があります。
非重複クロック生成でよく使われる回路方式
実際のIC設計では、インバータ遅延だけではなく、論理ゲートを組み合わせた非重複クロック生成回路が利用されます。
代表的な方法として、遅延した信号と元信号をANDまたはNANDゲートで処理する方法があります。例えば、Φ1生成では元クロックと遅延した反転クロックを組み合わせ、Φ2生成では反転クロックと遅延した元クロックを組み合わせることで、両方がOFFになる期間を作れます。
この方法では、クロックの立ち上がりと立ち下がりのタイミングを意図的にずらすことができ、デッドタイムを制御できます。
数百kHz～数MHz程度のクロックでの設計ポイント
質問のような数百kHzから数MHz程度のクロック周波数では、周期は数百nsから数μs程度になります。そのため、数ns～数十ns程度のデッドタイムでも十分な場合があります。
例えば、1MHzのクロックでは周期が1μsなので、10nsのデッドタイムでも全体の1%程度です。この程度であればインバータ遅延を利用した簡単な回路でも実現できる可能性があります。
ただし、実際のMOSスイッチの立ち上がり時間や立ち下がり時間を考慮する必要があります。クロックのデッドタイムが短すぎると、スイッチが完全にOFFになる前に次のスイッチがONになる可能性があります。
インバータ遅延を利用する場合の注意点
インバータ多段接続による遅延回路は簡単ですが、製造ばらつきによって遅延時間が変化する点が問題になります。
特にアナログ回路や高精度なスイッチドキャパシタ回路では、デッドタイムのばらつきが回路性能に影響する可能性があります。そのため、設計時には最悪条件（Worst Case）での遅延時間を確認する必要があります。
また、クロック生成回路自体がクロック負荷にならないよう、バッファを追加することや、クロックツリー全体の遅延を考慮することも重要です。
まとめ
π型スイッチドキャパシタ回路で使用する非重複クロックΦ1・Φ2は、スイッチの同時ONを防ぐために重要な回路要素です。
インバータを多段接続して遅延を作る方法は原理的には可能であり、数百kHz～数MHz程度のクロックであれば利用できる場合があります。しかし、遅延時間は電源電圧や温度、製造ばらつきの影響を受けるため、精密な設計では専用の非重複クロック生成回路を用いることが推奨されます。
実際の設計では、必要なデッドタイムをMOSスイッチの特性から決定し、シミュレーションで立ち上がり・立ち下がり時間を確認した上で、インバータ遅延や論理ゲートを組み合わせた回路を選択することが重要です。
コメント