74HC112を使った6進カウンタ＋7セグLEDデコーダ回路の設計方法（論理式と最小ゲート構成）

74HC112（JK-FF）を用いた6進カウンタから、サイコロの目のように配置された7個のLEDを制御するデコーダ回路は、組み合わせ論理の設計力が問われる典型的な課題です。特に「配線を減らし、最小ゲートで実装する」ことが求められる場合、論理整理とLED配置の対応付けが重要になります。

システム全体の構成イメージ

今回の回路は「3bit出力（Q2, Q1, Q0）」を入力とし、それを7つのLED点灯パターンに変換するデコーダです。

6進カウンタなので状態は000〜101の6状態で、サイコロのような表示パターンに対応させます。

LEDはSink点灯（Lowで点灯）なので、論理は基本的に“0でON”設計になります。

まず6状態に対応するサイコロの目を割り当てます。

例として以下の対応が一般的です：
000→1点、001→2点、010→3点、011→4点、100→5点、101→6点

各LED（中央・四隅・対角など）はこのビットパターンから論理式を導出します。

LEDは「どの状態で点灯するか」を真理値表として整理するのが基本です。

例えば中央LEDは「1・3・5のときON」といった条件で論理式を作ります。

その後、Q2・Q1・Q0の組み合わせから最小項を抽出します。

論理式はそのまま実装せず、まずカルノー図で簡単化するのが重要です。

NANDやNORを中心に統一すると、ICの種類を減らせて配線も整理しやすくなります。

NOTは必要な極性反転のみに限定すると効率的です。

今回のLEDはLowで点灯するため、出力論理は「反転設計」が基本になります。

つまり論理式が1のときOFF、0のときONになるようにゲートを構成します。

そのため最終段にNANDやNOTを置く設計が一般的です。

各LEDごとにAND/ORで条件をまとめ、最後にNANDで反転する構成が最もシンプルです。

複雑なOR構造はNAND-NAND構成に変換するとIC数を減らせます。

配線削減の鍵は「共有項の再利用」です。

6進カウンタからサイコロ表示を作るデコーダ回路は、真理値表の整理と論理式簡略化が本質です。

Sink点灯である点を考慮し、最終段を反転構造にすることでゲート数を最小化できます。

カルノー図とNAND中心設計を組み合わせることで、最もシンプルで美しい回路構成が実現できます。